半導體研究機構 SemiAnalysis 披露，Google 正與 AMD 合作開發第十代張量處理器（TPU），這被視為 AMD 首度真正深度參與客製化 AI ASIC 專案的合作案。消息一出，立刻引發市場對「自研晶片陣營」版圖重組的關注——過去 Google TPU 的設計夥伴長期是博通，這次找上 AMD，等於在自研 AI 晶片的賽局裡多了一名新玩家。
為何是 AMD：先進封裝與 CPU IP 是關鍵
根據 SemiAnalysis 的分析，AMD 這次能切入 Google TPU 專案，靠的不是傳統的 GPU 或加速器技術，而是「先進封裝」與「x86 CPU 核心」兩張王牌。SemiAnalysis 在報告中指出：「AMD 擁有強大的智慧財產，特別是在先進封裝與 SoIC（系統整合晶片）技術方面；隨著 Google 力推將 CPU 核心整合進 TPU 封裝，AMD 的 CPU IP 同樣可能極具吸引力。」
具體來說，這次合作的技術架構是把 Google 自行設計的張量運算晶粒（tensor processing chiplet），與 AMD 的 x86 CPU 核心、以及高頻寬記憶體（HBM）封裝在同一個晶片內，透過異質整合的方式打造一顆「運算大雜燴」晶片。這種設計思路跳脫了傳統「GPU/加速器負責運算、CPU 負責調度」的分工模式，改為在單一封裝內就完成兩種運算資源的緊密協同。
瞄準推理與代理人運算，而非單純訓練
這次合作的技術方向也透露出一個訊號：Google 正在為「後訓練時代」的 AI 工作負載重新設計硬體。報導指出，新一代 TPU 設計主要鎖定強化學習（reinforcement learning）與代理人（agent-based）工作負載，這類任務相較傳統大型語言模型訓練，需要更多的通用運算能力搭配 AI 加速能力協同運作。
以目前 Google 系統採用的 TPU v8i 為例，一般配置大約是兩顆 TPU 搭配一顆 CPU 核心；而新設計據傳可能把這個比例大幅拉近到接近 1:1，透過把更多 CPU 運算資源整合進封裝內，減少晶片間資料搬移的延遲與功耗損耗。這種調整反映出 AI 應用場景正在從「訓練超大模型」轉向「大量、即時、需要邏輯推理與工具呼叫的代理人任務」，而後者對通用運算能力的依賴程度明顯更高。
對晶片產業版圖的意義
若消息屬實，這將是 AI 自研晶片市場一次值得留意的板塊位移。長期以來，Google TPU、Amazon Trainium、Meta MTIA 等雲端業者自研 ASIC 專案，設計夥伴多集中在博通與邁威爾（Marvell）兩大巨頭手中；AMD 若能藉由先進封裝與 CPU IP 打入 Google 供應鏈，除了增添一筆可觀的訂單營收，更重要的是證明其在「異質整合封裝」領域的技術實力足以與博通一較高下。
不過 SemiAnalysis 也在報告中特別提醒，這項消息目前仍屬市場推測性質，尚待官方證實。無論最終合作規模與細節如何，這則消息已經反映出一個更大的產業趨勢：隨著先進製程的效能提升邊際效益遞減，晶片廠商開始把競爭主戰場轉向封裝層級的異質整合，誰能把不同架構的運算單元更有效率地塞進同一個封裝，誰就掌握了下一輪 AI 硬體競賽的話語權。
資料來源：科技新報（引用 SemiAnalysis）