SEMICON Taiwan揭密：先進封裝三大關卡
半導體設備大廠應用材料（Applied Materials）在9月3日登場的SEMICON Taiwan 2026展會上，罕見地完整拆解了先進封裝製程當前面臨的三大核心挑戰：晶片間的高密度互連、精密堆疊架構的良率控制，以及貫穿整個製程的量測監控。隨著AI晶片愈來愈依賴chiplet異質整合來突破單一晶粒的效能瓶頸，這場分享等於是為業界點出了下一階段量產的真正難點所在。
在互連與訊號傳輸方面，應材強調邏輯晶片、記憶體與不同chiplet之間，必須建立高密度且可靠的訊號連結，這是系統整合成敗的基礎。而在垂直堆疊與異質整合的路線上，雖然能換取更高的密度與效能，但隱藏在第三層、第四層晶片之間的微小空洞與缺陷，卻愈來愈難被傳統檢測手段抓出來。應材直言，「必須在問題釀成大規模良率損失之前，先確認最終良率是否達標」，因此透過光學與電子束檢測技術進行製程中的即時監控，已成為不可或缺的一環。
CPO矽光子封裝：熱應力才是真正的難題
值得注意的是，應材異質整合產品技術副總鄭馨蒲特別點出，共同封裝光學（CPO）元件面臨的挑戰與傳統邏輯晶片截然不同。他形容光子元件「each component has its temperament」（每個元件都有自己的脾氣），因為熱應力造成的問題主要表現在物理位移，而非單純的效能衰退。這意味著光學與電學功能會同時受到溫度敏感度與封裝壓力的影響，材料整合與公差管控因此必須更加精細，稍有差池就可能讓昂貴的矽光子模組報廢。
從圓形晶圓走向大尺寸面板的挑戰
除了微觀層級的熱應力問題，應材也提到隨著封裝載板從傳統圓形晶圓逐步轉往大尺寸面板（panel）形式，設備搬運、材料因熱膨脹係數不同而產生的翹曲，以及數位微影製程在重佈線層（RDL）上所需的動態補償，都是設備廠商必須同步解決的新課題。
隨著輝達、AMD等AI晶片大廠持續推升先進封裝與矽光子的採用速度，應材這番技術盤點也預告，封裝良率與散熱管理的競賽，很可能取代前段製程微縮，成為下一階段AI晶片供應鏈角力的新戰場。
資料來源：科技新報